Космонавтика  Конструирование интегральных микросхем 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 [ 89 ] 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165

П.,1ходы шифратора подклюиаются к выходам Y0-Y2 через выход. i,i,ie буферы, имеющие иа выходе состояние Выключено . Унр иь ch.ie выходными буферами осуществляется сигна.-юм, который ф мируетсл схемой разреишния выхода, в соответствии с тзбт 3 0,5 Назначение выводов К.М1804ВРЗ приведено в тябт. 3 66.

Таблица 3 f 5

Номер вывода

ОГочнчени.

Назначен:!

!8, 15-17, 1-4

DO-D7

Вход расширителя

12, 13, 11, 9, 14

E:Y!--EY5

Разрешение выходов Y

YO-Y2

Выход расширителя

EFXl

Управление шифратором

G.ND

Общ1и1

EEX2

Выход расширения

-{-5 В

3.7.17. Микросхема КМ1804ВУ5

Микросхема КАИ804ВУ5 представляет собой 4-разрядную микропроцессорную секцию, предназначенную для формирования и обработки адресов как на машинном (адресов команд и операндов в оперативной памяти), так н иа микропрограммном уровне (адрес i-ция микропрограммной памяти). Микросхема имеет возможность наращивания разрядности до любой, кратной четырем, с организацией последоватеЛ!.ного и ускоренного переноса; выполняет 32 инструкции формирования адреса, 16 из которых являются условными па состояние внешнего входа кода условия; обеспечивает 12 различныч модификаций относительной адресации. Структурная схе\!а КМ1804ВУ5 представлена на рис. 3.61.

Сумматор формирует сумму операндов, поступающих на е,3 входы с коммутаторов к и В. Результат суммирования через буфе,) адреса, управляемый сигналом EDY Разрешение выходов DY , поступает на выходную игину DY0-DY3. При подаче на вход EEY сигнала высокого уровня выходы DYO-DY3 устанавливаются в стояние Выключено .

Коммутатор А позволяет выбрать в качестве операнда А сод.р-я<и>,!ое ре-истра адреса, или информацию с тины D, или нуль. К -мтатор В ноззо,1яет выбрать в качестве операнда В содержимое регистра адреса, нли сче1чика адресов, или стека или нуль. На.п-чие входного сигнала переноса ClSiVl, а такн<е выходных сигна.пв переноса СО,.. GS.l, PSM позволяет соединить сумматоры микросхем КМ1804ВУ5 как по схеме с последовательным переносом, tik и по схеме с ускоренным переносом.

Счетчик адресов состой i из инкремептора и 4-разрядного регистра, выполненного на D-триггерах, Информация, поступаюиР1Я с выхода инкременторл, записывается в D-триггеры по положите >; ному фронту тактового сигнала CLK в конце выполнения кажл1Й микрокоманды формирования адреса. Запись в счетчик через ком-



CISff

CICT

во-вз

Нонпутатор

счетчика

адресод

Счетчик адресов

Нотутатор i>j регистра адреса

Регистр адреса

Котутатор

стека

Стен

Коппутатзр

CDCT

--г

FLHIN

Ропкнта ::ор

COSH

OSfi

PSf1

Сдтатор -

tlNSO-plNSh-

i -

Дешифратор

EMNS

пикрокотнд

-.-y.

Внутренние управлчюии сигналы

Формирова-

тель

тактового

сигнала

Па внутренние уз/,ы


¥ DY0-BY3

Рис 3.61. Структурная схема KM1804B.V5



мутатор счетчика адресов осуществляется из сумматора или счет, чика адресов В зависимости от вьшолияемой микрокоманды счетчик адресов может работать в режиме хранения или в режиме записи информации. При работе счетчика в режиме записи сигнал высокого уровня на входе CICT позволяет записывать в счетчик адресов пи. формацию с выхода коммутатора, увеличенную на единицу. При н i. личин на входе CICT сигнала низкого уровня информация в счег1 адресов записывается без изменения. Па.шчне сигналов CICT и СО-Г позволяет соединять счетчики адресов микросхем К.\и804ВУ5 г;, схеме с последовательным переносом

Регистр адреса состоит из четырех D-триггеров, запись инф -п-мации в которые осуществляется по положительному фронту тактового сигнала CLK. Информация записывается в регистр через kov-мутатор регистра адреса из сумматора или с щины 00-0,3. Прн н.э. личип сигнала низкого уровня на входе EWR Разрешение записи.) запись информации в регистр адреса осуществляется независимо от входных си1 налов управления MNSO-MNS4, СС, EMNS. При высоком уровне сигнала на входе EWR запись в регистр адреса происходит только при выполнении соответствующих команд.

Стек представляет собой оперативную память с организацией !7 четырехразрядных слов. Запись в стек через коммутатор стека производится с шины О или со счетчика адресов. Адрес последнего слова, записанного в стек, хранится в указателе стека. При записи в стек содержимое указателя стека увеличивается на 1, при считывании - уменьшается на I. Денщфратор микрокоманд представляет собой комбинационную схему, которая на основании входных сит налов MNSO-MNS4, EMNS, СС формирует управляющие сигналы, необходимые для работы различных узлов микросхемы. Назначение выводов КМ1804ВУ5 приведено в табл. 3.67.

Таблица 3 67

Номер вывода

Обозначение

Назначенце

, 27-

MNSO-MNS4

DO-03

DYO-DY3

ELM АХ

FLMIN

CICT

COCT

CISM

GSM,PSM

COSM

EMNS

Микрокоманда Шина данных Выходная шина данных Стек заполнен Стек пуст

Вход переноса в счетчик Разрешение выходов DY Выход переноса из счетчика Вход переноса в сумматор Генерация, распространение переноса из сумматора Выход переноса из сумматора Общий

Тактовый сигнал Разрешение записи в регистр Разрешение микрокоманды Вход условия -f 5 В



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 [ 89 ] 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165