Космонавтика  Конструирование интегральных микросхем 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 [ 83 ] 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165

кого уровня на входе WR Запись или при поступлении сигнала управ тения записью с блока управления следующим адресом. Для некоторых микрокоманд регистр адреса может выполнять функцию счетчика, содг ржимое которого уменьшается на единицу по каждому положительному фронту тактового сигнала. При этом на входе WRдoлжнo быть установлено напряжение высокого уровня.

Стек, состоящий из указателя стека, накопителя стека и схемы записи/считывания, предназначен для хранения адреса микрокоман ды и обеспечивает переход с возвратом при выполнении микропрограммы. Изменение указателя стека, представляющего собой реверсивный счетчик, и запись в один из пяти 12-разрядных регистров, со-ставлягощих накопитель стека, происходит по положительному фронт;, сигнала CLK. Управление работой стека осуществляется сигналами, вырабатываемыми блоко.\г управления следующим адресом. Указ;!-тель стека определяет регистр накопителя стека, содержащий инфор манию, записанную в стек последней. При записи в стек содержимое указателя стека увеличивается на 1, при считывании уменьшается ка 1. Схема позволяет осуществлять любую последовательность микроинструкций для обращения к стеку. При переходе указателя стека в состояние 5 на выходе FL Стек заполнен формируется низкий уровень напряжения. При записи в заполненный стек состояние указателя стека не изменяется, происходит запись в тот же регистр накопителя Стека, который определен ого указатетем.

Счетчик микроко-манд, включающий регистр счетчика микрокоманд и схему приращения, предназначен для преобразования и хранения адреса, поступающего с выхода б тока выбора адреса

Таблица 3.54

Номер вывода

Обозначенн,

На значение

34, 36, 38, 40,

D0-D11

Входная шина адреса

2, 17. 19,

21, 23, 25, 27

33, 35, 37, S9,

Y0-Y11

Выходная Шина адреса

1, 3, 18, 20.

22, 24, 26, 28

12, 11, 9, 8

i4NS0-MNS3

Микрокоманда

Разрешение источника адреса

Разрешение источника микр

команд

Разрешенпе дешифратора ко-

манд

-f 5 В

Разрешение условия

Вход условия

Запись

Стек заполнен

Разрешение выходов

Общий

Тактовый сигнал

Вход переноса



Управление счетчиком микрокоманд осуществляется сигналом CI, причем, если С1 = 0, адрес с блока выбора адреса передается немо-дпфицированным и по следующему сигналу CLK будет выполняться та же микрокоманда. Если С1=1, то в счетчике микрокоманд но положительному фронту сигнала на входе CLK запищется адрес, представляющий собой текущий выходной адрес, увеличенный иа 1. Назначение выводов КМ1804ВУ4 приведено в табл. 3.54.

3.7.6. Микросхема КМ1804ИР1

Микросхема КМ1804ИР1 представляет собой 4-разрядный регистр, предназначенный для записи и хранения информации. Структурная схема регистра представлена на рис. 3.50. Регистр состоит из четырех триггеров D-типа и четырех буферов, имеющих на выходе состояние Вык.1Ючено . Запись информации в регистр производится с информационных входов DO-D3 по положительному фронту тактового сигнала CLK. Информация, записанная в регистр, считывается либо с прямых выходов триггеров Q0-Q3, либо с выходов буферов Y0-Y3. Считывание с буферов осуществляется при наличии на входе EY Разрещение выходов Y напряжения низкого уровня. При напряжении высокого уровня па входе EY выходы YO-Y3 находятся в состоянии Вы:<лючено . Назначение выводов КМ1804ИР1 приведено в табл. 3.55.


pz в2

Рис. 3.50. Структурная схема КМ1804ИР1

Рис 3 5L Функциональная схема КМ180ШР1



Номер вывода

Обозначение

Назначсмис

1, 4, 12, 15

DO-D3

В.ходная шииа данных

2, 5, И, 14

Q0-Q3

Выходная шнна Q

3, 6, 10, 13

Y0-Y3

Выходн.ая шина Y

Разрешение выходов Y

Общий

Тактовый сигнал

+ 5 В

3.7.7, Микросхема КМ1804ВР1

Микросхема КМ1804ВР1 представляет собой схему ускоренного переноса и позволяет организовать параллельные цепи перенос,! в процессоре разрядностпЮ до 20. Функциональная схема КМ1804ВР1 представлена на рис. 3.51. На микросхему поступают до четырех пар сигналов распространения и генерации переноса РО-РЗ. GO-G3 и сигнал входного переноса CI. Схема ускоренного перенос.i формирует выходные сигналы в соответствии со следующими уравнениями:

Р = Р0 + Р1 +Р24-РЗ; С = P3G3 -f P2G2G3 + P1G1G2G3 + G0G1G2G3; СХ = C1G0+ POGO; CY = CIG0G1 -f POGOGl + PlGl; CZ = CIG0G1G2 + P0G0G1G2 + P1G1G2 + P2G2. Назначение выводов KM1804BPi приведено в табл. 3.56.

Табл и ц а 3 . п

Номер вывода

С-*бозн,зч.нио

Назначение

4, 2, 15, 6

РП-РЗ

Входы распространения пег -

носа

3, 1, 14, 5

G0-G3

Входы генерации переноса

7, 10

Р, G

Выходы распространения, ген,-

рации переноса

Общий

12, И, 9

СХ, CY, CZ

Выходы переноса младше..

средней и стартией групп

Вход переноса

+ 5 В



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 [ 83 ] 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165