Космонавтика  Конструирование интегральных микросхем 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 [ 82 ] 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165

Номер вырода

Обозпачеипг

11азначст1е

R0-R3

Шина регистра адреса

12, 10, 8, 6

OR0-OR3

Маскирующая щина

13, 1!, 9, 7

DO-D3

Входная шина данных

18-21

Y0-Y3

Выходная шипа адреса

Запись

14 15

Общий

Нулевой адрес

16, 17

SO, SI

Выбор адреса

Разрешение выходов Y

Вход переноса

Выход переноса

25. 26

FE, PUP

Управление стеко.м

Тактовый сигнал

+ 5 В

ведены на выводы DO-D3. Микросхемы КМ1804ВУ1 и КМ1804ВУ2 выполнены в разных корпусах. Назначение выводов КЛ11894ВУ2 приведено в табл 3.52.

Таблица 3.52

Номер зывоД

ОЗозпачсние

Наз.чачечие

DO-D3

Входная шина адреса

12-15

YO-Y3

Выходная шина адреса

Тактовый сигнал

+ 5 В

Запись

Общий

Нулевой адрес

10, 11

SO, SI

Выбор адреса

Разрешетше выходов Y

Вход переноса

Выход переноса

19, 20

FE, PUP

Управление стеком

3.7.4. Микросхема КМ1804ВУЗ

Микросхема КМ1804ВУЗ представляет собой схему управления Выбором следующего адреса и предназначена для преобразования Поля микрокоманды, выбранной из уирав 1яющей памяти, в комплекс сигналов, управляющих работой различных узлов блока микропрограммного управления (БМУ).



СС fim-MNss

i iL

Дешифратор

Накопитель

Зуфгр микрокоманд!,!

тттттт

Ed СС nNS0-HNS3 Микросхему КМ1804ВУЗ цетесо-

образно использовать совместно со схемой КМ1804ВУ1 (КМ1804ВУ2). Причем в зависимости от необход мого объема памяти микрокоманд число используемых схем КМ1804В>, 1 (КМ1804ВУ2) можно увеличт-.ать. Структурная схема КМ1804ВУЗ представлена на рис. 3.48 Микросхема КМ180ВУЗ может реализовать i6 различных оаера1Шй по унравлс !;;t;j выбором следующего адреса: nepexo.i к нулевому адресу, условный переход к подпрограмме, условный возврат из подпрограммы и др. Для каждой выполняемой операции, задаваемой кодом, поступающим на входы MNSO- MNS3, м1]кросхема в зависимости от значения признака ветвления СС формирует на выходах различные значения управляющих сигналов, которые, поступая на определенные узлы ЕМУ, однозначно определяют следующий адрес выполняемой 1гнкрокоманды. Назначение выводов КМ1804ВУЗ приведено в табл. 3.53.

ПЕ РЕ CTL СТЕ РЕ PUP SO SI

Рис. 3.48. Структурная схема К.М180ШУЗ

Таблица 3.53

1 !очер вывода

Обозначение

Назиа чение

11 - 14

MNS0-MNS3

Микрокоманда

2, 3

Разрешение работы П.ЛЛ1

PUP, ЕЕ

Упразлешю стеком

4, 5

SI, SO

Выбор адреса

Разрешение загрузки счетчика

Разрешение счета

Общий

Разрешение регистра м:и;ро-

команд

Признак ветвления

Разрешение выходов

-i-5 В

3.7.5. Микросхема КМ1804ВУ4

Микросхема КМ1804ВУ4 представляет собой схему управлен!.;; последовательностью микрокоманд п предназначена для формир --вания адреса микропрограммной памяти объемом до 4К слов. Г[ри построении ЕМУ микросхема КМ1804ВУ4 по своим функциональны-! возможностям равнозначна использованию трех микросхе\! К.М1804ВУ1 (или КМ1804ВУ2) и одной микросхемы КМ1804ВУЗ

Структурная схема КМ1804ВУ4 представлена на рнс.3.49. Бло;;



Блон управления следующин

fr. ----

HKS0-I1SS3

адресом

vo-nii

Регистр адреса

Счетчик пинрокопаид

Стек

Блок выСсра адреса

-и ВУФР л

адреса

У0-У11

Рис. 3.49. Структурная схема КМ1804ВУ4

В1)!бора адреса формирует 12-разрядный адрес следующей микрокоманды, который через буфер адреса выдается на выходную щину Y0-Y11. Буфер адреса имеет на выходе состояние Выключено и переводится в это состояние сигналом EY Разрешение выходов высокого уровня Источником информации для блока выбора адреса могут служить регистр адреса, стек, счетчик микрокоманд и входная шина DO-D11. Управление выбором источника адреса осуществляет блок управления следующим адресом, который в зависимости от кода микрокоманды, подаваемой иа входы .MNSO-MNS3, выполняет 16 мтироинструкций. При выполнении каждой микроинструкции одновременно с сигналами, управляющими работой отдельных узлов микросхемы, блок управ тения следуютц!1м адресом вырабатывает один из сигналов разрешения выбора вутешиего источника адреса - VE, РЕ, jME, информация с которого подключается к шипе D, В качестве внешнего источника могут использоваться регистр микрокоманд, преобразователь начального адреса или адрес вектора прерывания. Выполнение большинства микроинструкций (12 из 16) зависит от некоторого условия, в качестве которого выступает либо сигнал равенства нулю содержимого регистра адреса (две мшроин-струкцпи), либо значение сигналов на входах СС Вход условия и ССЕ Разрешение условия , лтбо их совокупность

Регистр адреса, выполненный на двенадцати триггерах D-тииа, нредназиачен для записи и храпения адреса, поступрющего с шины DO D11. Запись в регистр адреса осуществляется по положительному фронту тактового сигнала CLK при наличии напряжения низ-



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 [ 82 ] 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165