Космонавтика  Конструирование интегральных микросхем 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 [ 80 ] 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165

ценный для хранения результата операции. Запись информации в регистр Q осуществляется через его сдвигатель либо нсиосредствеиио с выхода АЛУ, либо из регистра Q со сдвигом вправо или влево на 1 разряд. Для организации сдвига информации в регистре О и РОН используются соответственно входы/выходы PQO, PQ3 и PRO, PR3 Прн выполиенни арифметических и логических операций АЛУ формирует ряд признаков- Z Признак нуля , F Старший разряд результата , 0V Переполнетше , СО Выход переноса , которые выдаются на соответствующие выводы микросхемы. Работа различных узлов микросхемы синхронизируется одним тактовым сигналом CLK. Назначение выводов КМ1804ВС1 приведено в табл. 3.49.

Таблица 3.49

Номер вывода

ОЗотачгни?

Назначение

4 1

ААО-ААЗ

Шипа адреса канала А

17-20

АВО-АВЗ

Шнна адреса канала В

25-22

DO-D3

Входная шина данных

12-14, 26, 28,

.MNSO-MNS8

Микрокоманда

27, 5, 7, 6

36-39

Y0-Y3

Выходная шина

8, 9, 16, 21

PR3, PRO, PQ3,

Входы/выходы сдвига

г VO

-f 5 В

Признак нуля

Тактовый сигнал

Вход переноса

Общий

Старший разряд результата

32, 35

G, P

Генерация, распространение

переноса

Выход переноса

Переполнение

Разрешение выходов Y

3.7.2. Микросхема КМ1804БС2

Микросхема КМ1804ВС2 представляет собой 4-разрядную микропроцессорную секци.о параллельной обработки информации и предназначена для построения операционных б токов вычислите тьиых устройств с разрядностью, кратной 4. Микросхема КМ1804ВС2 по сравнению с микросхемой КМ1804ВС1 выполняет большее число арифметическо-логических функций и дополнительно реализует 9 специальных функций, таких как умпожетше без знака, умножение и деление в дополнительном коде, умножение и деление в дополнительном коде с коррекцией, увеличение числа на 1 или 2, преобразование числа со знаком в дополните тьиый код, нормализация слова обычной и двойной длины. Использование специальных функций позволяет существеьно повысить быстродействие систем, построенных на основе микросхем КМ1804ВС2, и сэкономить объем требуемой памяти

16-300



ААО-ААЗ

AS0-AB3

ВВ0-Л83

ф Блок регистров общего назначения

Регистр А

РА ОЛАЗ

Регистр В

Мдигатель регистра

22..

Регистр Q

Мультиплексор Л

Мультиплексор

Арифметическо-логическое устройство

Рсрмарователь признака нуля !<J:

Сдвигатель д арифметическо-логического v услройства

-УЖУ;?

тво-мвсз

LS

±

Блик

у./MS .Х.иправлетп-

На внутренние узлы

Y0-Y3

Рис. 3.45. Структурная схема КМ1804ВС2

программ. Кроме того, микросхема КР1804ВС2 обеспечивает возможность расширения файла РОН и осуществляет контроль четности. Структурная схема КМ1804ВС2 приведена на рнс, 3.45.

Особенностью микросхемы КМ1804ВС2 является необходимость программирования местоположения секции: младшая, средняя, старшая, что осуществляется подачей напряжения определенного уровня



на выводы LS и W/MS Управление относительным положением Отдельные выводы микросхемы в зависимости от ее местоположения имеют различное назначение. Рассмотрим назначение основных узлов. Арифметическо-логическое устройство выполняет арифметические, логические и специальные микрокоманды над операндами, ио-ступаютцими с мультиплексоров А и В. Мультиплексор А передает на вход АЛУ информацию с шины данных DA или с блока РОН через регистр А; мультиплексор В-с шины данных DB, с регистра Q и с блока РОН через регистр В. Различные сочетания источников информации, ностуиающей на вход АЛУ, определяются управляющими сигналами ЕА Разрешение шины DA , MNSO Микрокоманда О разряд и ЕВ Разрешение выходов DB . В зависимости от выполняемой микроколтаиды АЛУ вырабатывает сигналы состояния Р, G, 0V, F, СО, причем выводы сигналов P/0V и G/F совмещены и назначение этих выводов зависит от местоположения микропроцессорной секции Для старшей секции эти выводы имеют назначение 0V Переполнение и F Старший разряд результата ; для остальных секций выводы P/OV и G/F являются выходами генерации G и распространения Р нереносов.

Информация с выхода АЛУ поступает на сдвигатель регистра Q и сдвигатель АЛУ, управляемый сигналом EY Разрешение выходов У . Сдвигатель АЛУ обеспечивает передачу результата без сдвига и со сдвигом вправо или влево на 1 разряд При наличии на входе EY напряжения низкого уровня информация с АЛУ поступает на выходн\ю шину YO-Y3 или запнсыв..ется в б.юк РОН. При высоком уровне напряжения на входе EY выходы сдвигателя АЛУ ие-ревотятся в состояние Выключено , н шина \ может использов ;ть-ся как входная тиина данных для заптси в блок РОН.

Формирователь признака нуля вырабатывает сигнал 7. Признак нуля , если содержимое АЛУ или содержимое регистра Q или того и другого ра но нулю. При выполнении некоторых специальных микрокоманд вывод Z является входом.

Блок РОИ состоит из лестиадцати 4-ро;зрядных рсмтстров, каждый из которых может быть как источником операндов, так и местом записи результата Блок РОН имеет две 4-разрядные адресные шины ААО-ААЗ и АВО-АВЗ. Адреса АА и АВ могут ностунать из полей микрокоманды или из других блоков; данные - с выхода сдвигателя АЛУ или с двунаправленной шины Y. Запись информации в блок РОН производится только по адресу АВ при наличии на входах EWR Разрешение записи и CLK Тактовый сигнал напря-жетщя низко.-о уровня. Считывание информации из блока РОН может производиться одновременно по адресам АА и АВ. Если на адресных входах установлены одинаковые адреса, то в регистры А и В считывается одна и та же информация. Управление передачей информации через регистры А и В осуществляется сигналом CLK. Регистр В в от. ичие от регистра А имеет иа выхо.те состояние Вп-ключено , уиравленио которым осуществляется сигналом ЕВ Разрешение выходов DB . При высоком уровне напряжения на вхоте ЕВ выводы регистра В переводятся в состояние Выключено , и шина DB может использоваться для ввода данных в АЛУ

Регистр Q - 4-разрядный рабочий регистр, служащий источником операнда для АЛУ или приемником информации через сдвигатель регистра Q с выходов АЛУ или с собственных выходов Запись информации в регистр Q производится по положптельному фронту сигнала CLK при наличии на входе EMNS Разрешение микрокоманды

16* 243



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 [ 80 ] 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165