Космонавтика  Конструирование интегральных микросхем 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 [ 76 ] 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165


CLHY

иву

Регистр множимого

Триггер округления

Регистр множителя

Блок умножения

Регистр произведения

1 Выходной Буфер

г4£

PO-P/S

Рис. 3.40. Структурная схема КР1802ВРЗ

щий на шину Y0-Y7, запоминаются соответственно в регистре множимого и регистре множителя. Регистры выполнены на D-триггерах с записью информаци;; по фронту сигналов CLKX и CLKY соответст-ветню. Управляющие сигналы НВХ и HBY указывают, что умножение

Таблица 3.45

Номер ВЫВОД

Обозначение

Назначение

22-29

ХО-Х7

Множимое

Знак МНОИ{НМОГ0

36-42, 1

Y0-Y7

Множитель

Знак множителя

21-12, 10-5

РО-Р15

Выходы произведения

Управ.теште записью

регистр

произведения

CLKP

Синхроштзация записи

регистр

произведения

Разрешетше выдачи

Общий

CLKX

Синхронизация записи

регистр

множимого

+ 5 В

Округление

CLKY

Синхронизация записи

регистр

множителя



производится над кодами (при высоком уровне напряжения иа входах НВХ и HBY) или над числами со знаком, представленными дополнительным кодом (при низком уровне напряжения на входах НВХ и HBY).

Блок умножения представляет собой комбинационную схему, вы-полняющую умножение двух 8-разрядных чисел и одновременное округление результата. Округление произведения до 16 разрядов выполняется при установке триггера округления в Ь, что осуществляется по фронту сигнала CLKX или CLKY при наличии на входе R.ND Округление напряжения высокого уровня. Результат умножения по фронту сигнала CLKP и при наличии сигнала STB Управление записью в регистр произведения записывается в 16-разрядный регистр произведения и через выходной буфер, управляемый сигналом ED Разрещение выдачи , выдается на выходную щину РО-Р15, При подаче на управляющий вход ED сигнала высокого уровня выходной буфер устанавливается в состояние Выключено , Назначение выводов КР1802ВРЗ приведено в табл. 3.45,

3.6,6. Микросхема КМ1802ВР4

Микросхема КМ1802ВР4 представляет собой быстродействующий параллельный умножитель 12x12 разрядов, предназначенный для умножения кодов (чисел без знака) и чисел со знаком, представленных в дополнительном коде. Числа могут быть как целыми, так и меиьще единицы. Умножитель является устройством модульного типа, обеспечивающим построение умножителей с любой разрядностью операндов, кратной 12, Структурная схема умножителя пред-ставлена на рис. 3.41.

Регистр множимого служит для хранения разрядов множимого ХО-XII и управляющего сигнала НВХ. Регистр множителя служит для хранения разрядов множителя Y0~Y11 и управляющего сигна.т HBY. Управляющие сигналы НВХ и HBY указывают, что умножение производится над кодами (при низком уровне напряжения на bvo-дах НВХ н HBY) или над числами со знаком, представленными дополнительным кодом (при высоком уровне напряжения на входах НВХ н HBY). Регистры множимого и множителя выполнены на D-триггерах с записью информации по фронту сигналов CLKX и CLKY соответственно.

Блок умножения представляет собой комбинационную матрицу, в которой формируются частичные произведения от поразрядного уьнюжения множимого на множитель, суммируются с соответствующими весами, и результат корректируется при действии над чнсдйми со знаком.

Операция округления выполняется одновременно с суммированием произведений прибавлением единицы в старщий разряд отбрасываемой части, т. е. дополнительной задержки не вносит. Округление производится при подаче сигнала RND Округление , который по фронту сигнала CLKX или CLKY записывается в триггер округления.

С помощью сдвигателя, управляемого сигна.том RS, произведем ние в соответствующем формате подается на регистры младшей и старшей части произведения. Запись в регистры младшей и старшей части произведения производится по фронту сигналов CLKL и CLK соответственно в случае, если STB = 0, При STB=1 сигналы CLKL и CLKM блокируются, при этом D-триггеры регистров произведения



Регистр пножитепя >С

Триггер

онругле-

CLKX

Регистр йножипого

CLKL

N4>

t3 t3

I? s = s

ill,

tli III

P0-P11

piz-ргз

Рис. 3.41. Структурная схема KM1802BP4

Таблица 3.46

Номер вывода

Обозначение

Назначение

8-1, 64-61 Б6-51, 47-42 9-20, 29-40 21, 22

23, 24 25

27, 28

41 48-50

58 59, 60

Х0-Х11 Y0-Y11 РО-Р23 EDL, EDM

GND STB

CLKL, CLKM

HBX RND

CLKX, CLKY

Множимое

Множитель

Выходы произведения

Разрешение выдачи младшей и

старшей части произведения

Обший

Управление записью в регистр произведения

Управление сдвигом вправо старшей части произведения Синхронизация записи в регистры младшей и старшей части произведения Знак мнолителя + 5 В

Знак MHOJKHMoro Округление

Синхронизация записи в регистры мнолимого, мнол<ителя



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 [ 76 ] 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165