Космонавтика  Конструирование интегральных микросхем 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 [ 75 ] 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165

ряда). Результат поиска выдается 5-разрядиым кодом через схему выдачи результата и буфер параметра сдвига на двунаправленную шнну SHBO-SHB4. Буфер параметра сдвига имеет на выходе со-стояние Выключено , управ.тение которым осуществляется сигналов ED. Кро.ме того, схема поиска левой единицы при отсутствии едини-цы во входной информации формирует сигнал, который, поступая на схему выдачи признака, вырабатывает сигнал F Признак . При one-)ациях сдвига схема выдачи признака производит выдачу на вывод последнего из выпадаемых разрядов. Вся информация, выдавае.мая со схемы выдачи результата, анализируется схемой признака нуля, и при равенстве нулю всех разрядов формируется сигнал ZR Признак нуля .

Схема анализа переполнепия вырабатывает сигнал 0V Переполнение при сдвигах влево, если хотя бы один выпадаемый разряд при арнф.метическом сдвиге не равен старшему разряду результата. Кро-ме того, она выдает знак 15-го разряда входной информации при поиске левой единицы и определяет потерю единиц при логических, расширенных и циклических сдвигах влево. Назначение выводов КР1802ВР1 приведено в табл, 3.43.

Таблица 3.43

Номер вывода

Обозначение

Назначение

2-10, 12-18

DO-D15

Шина данных (ввод/вывод)

36-33, 31

SHIO-SHI4

Параметр сдвига

38-12

SHBO-SHB4

Параметр сдвига/левая

единица

1, 11, 22

Общий

Признак нуля

Тактовый сигнал

Переполнение

Признак

Разрешение выдачи

Выбор микросхемы

Разрешение записи

27-29

MNSO-MNS2

Микрокоманда

о сс

-f 5 В

Выбор параметра сдвига

3.6.4. Микросхема КР1802ВВ1

Микросхема KPI802BB1 представляет собой схему обмена информацией (ОН) и предназначена для использования в качестве коммутатора каналов, причем в одном из каналов имеется возможность организации режима двоичного счетчика. Структурная схема КР1802ВВ1 представлена на рис. 3.39.

Ввод/вывод информации осуществляется по четырем независимым 4-разрядным каналам А, В, С, X, причем режим обмена по каждому каналу задается независимо от режима обмена других каналов. Разрешение обмена информацией между шинами А, В, С, X, запись




Дешифратор канала %

Дешифоа-

тор канала С

Дешифратор канала В

А At

..д Дешифра- h тор канала ,А

ал, KB, КС, RX

Мультиплексор канала А

Регистр А

Мулоти-- ппексор канала В

Мультиплексор канала С

Мульти-плексор канала X

Регистр В

Регистр С

>

>1 Глгяо сравнения

1С \

ПАО-ПАЗ Ш-РВЗ РСОШ!

-\---

дХО-ВХЗ

Рнс. 3 39, Структурная схема КР1802ВВ1

ее в регистры и считывание на выходные шины обеспечиваются при подаче на соответствующие входы ЕСА, ЕСВ, ЕСС, ЕСХ Разрешение обмена напряжения низкого уровня. Выбор регистра, с которым будет происходить обмен информацией, осуществляется дешифраторами каналов в зависимости от подаваемого кода адреса: ААО, АА1 - для канала А; АВО, ABI - для канала В; АСО, АС1 - для канала С; АХО, АХ1 - для канала X.

Регистры А, В, С реализованы на D-триггерах типа Защелка н предназначены для записи, хранения н считывания информации, поступающей по двунаправленным 4-разрядным шинам DA, DB, DC. Регистр/счетчик X реализован на D-триггерах типа M-S с записью информации по фронту сигнала, подаваемого иа его вход С.

Тип обмена для каждого капала - запись или считывание - задается подачей соответственно на входы WA, WB, WC, WX Запись или входы RA, RB, RC, RX Считывание сигналов низкого уровня. Регистр X помимо режима обмена информацией с любым каналом обеспечивает режим двоичного счетчика, прн котором счет осуществляется по сигналу, подаваемому иа вход CI Вход переноса . Выход счетчика выдается на вывод СО Выход переноса , что позволяет при использовании нескольких микросхем KPI802BB1 организовать ногоразрядный счетчик с последовательным переносом. При этом



необходимо учитывать, что для правильного выполнения операции счета не допускается при подаче положительного фронта сигнала на вход С1 подавать хотя бы на одну из адресных шин код, опреде-ляющий адрес регистра X,

Микросхема позволяет производить непосредственную передачу информации с одной шнны на другую через любой регистр, кроме регистра X. Осуществляется это подачей управляющих сигналов таким образом, чтобы запись информации с шины источника и чтение информации на шнц-у приемника производились с одного и того же ре-гистра. Если в любой из регистров произведена запись информации с одной из шин и одновременно на адресных входах других шин установлен код, определяющий тот же регистр, и задан режим зап!1си, то в регистр запишется результат поразрядной операции ИЛИ с информа. цией на этих шинах. Содержимое регистров X и А сравнивается схемой сравнения, и при нх равенстве вырабатывается признак сравнения F. Назначение выводов KP1802BBI приведено в табл, 3.44,

Таблица 3,44

Номер вывода

ОбозначвН7!е

Назначение

I, 42 3, 2 5, 4

14, 13, 7, 6

12, 10, 9, 8

II, 38 25, 26, 15, 16 24, 22, 19, 17

23, 21, 20, 18 27 28 32 39 41, 40

АВО, АВ1 .lCO, АС1 АХО, АХ1 DCO-DC3

DXO-DX3

RA, RB, RC, RX ЕСА, ЕСВ, ЕСС, ЕСХ

WA, WB, WC, WX

AAO, AAI

Шина адреса канала В Шина адреса канала С Шина адреса канала X Шина ввода/вывода канала С

Шина ввода/вывода

канала X

Общий

Считывание каналов А, Разрешение обмена с к А, В, С, X

Запись в каналы .А, В, Вход переноса Признак сравнения 4-5 В

Выход переноса Шнна адреса канала .\

данных даш1их

, С. X

аналачи

С, X

3.6,5. Микросхема КР1802ВРЗ

Микросхема КР1802ВРЗ представляет собой быстроденствующш ! параллельный умножитель 8X8 разрядов, предназначенный для умножения кодов (чисел без знака) и чисел со знаком, представленных в дополнительно.м коде. Числа могут быть как цельнми, так и меньше единицы. Умгюжитель является устройством модульного типа, обеспечивающим построение умножителей с любой разрядностью операндов, кратной 8. Структурная схема умножителя представлена на рис, 3.40.

Множимое, подаваемое на шииу ХО-Х7, и множитель, поступаю-



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 [ 75 ] 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165