Космонавтика  Конструирование интегральных микросхем 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 [ 70 ] 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165

Номер вывода

Обозначение

Назначение

2-4, 1, 5, 6

RCO-RC5

Выбор режима

SHFT

Сдвиг дан!1ых

Направле!1ие передачи

9-20, 22, 24,

.ADO-AD12,

Ши!1а адрес/данные

AD14, AD15

Общий

Виещнее устройство

Вход регистра данных

Выход регистра данных

Пуск

Начальная установка

Ощибка

DONE

Завершено

Требование передачи

I.AKI

Разрешение прерывания

INIT

Установка

\IRQ

Требование прерывания

lAKO

Предоставление прерывания

DOUT

Вывод данных

Ввод данных

RPLY

Ответ

WTBT

Запись/байт

SYNC

Обмен

+ 5 В

рис. 3.30 услов!1ыми линиями. Назначение выводов КР1801ВП1-033 в режиме контроллера интерфейса параллельного ввода/вывода приведено в табл. 3.35.

Структурная схема КР1801ВП1-033 при работе в режиме Kosir-роллера байтового параллельного гщтерфейса приведена на рис. 3.31. Микросхема формирует управляющие сигналы, обеспечивающие прием и передачу информации с помощью регистров состояния источника и приемника, находящихся в микросхеме, и регистров источника и приемника, которые могут быть выполнены иа основе микросхемы КР1801ВП1-034.

Установка микросхемы в режпм контроллера байтового параллельного интерфейса осуществляется подачей определеггпых уровней напряжения на выводы RC0-RC2 Выбор режима . Помимовыбора )ежима работы микросхемы комбинации напряжений на выводах СО-RC2 осуществляют переадресацию регистров и векторов прерываний.

Работа микросхемы в режиме приема информации начинается при поступлентш сигнала SO-S Готовность источника , иа который микросхема выдает сигнал AC-S Запрос источника . Внешний источник формирует сигнал SC-S Строб источника , который устанавливает в регистре состояния источника бит AR Требование приема .

При наличии в регистре состояния источника бита IEA Разре-



ГАКГ

BONE

RC0-RC2

Блон режима работы

INIT

SYNC

DOUT

Блок синхронизаиии

Блок прерыданий

VIRQ

lAHO

Номларатор адресов -

AB0-AD7

АВВЩАШ

AD15

SO-S

Буфер шины Л/в

SC-S

АО-А

Регистры состояния источника и приемника

Блок синхронизации ввода/вывода

RPLY

SC-A

OUT

Рис. 3.31. Структурная схема КР1801ВП1-033 в режиме контроллера байтового параллельного интерфейса

шение прерывания по приему формируется сигнал VIRQ Требование прерывания . Выполнение процедуры прерывания стандартное. При приеме информации с регистра-источника микросхема вырабатывает сигнал IN Чтение регистра-приемника и снимает сигнал AC-S. Сигнал AC-S может установиться вновь только после снятия сигнала SC-S.

При работе микросхемы в режиме передачи информации микросхема анализирует наличие сигналов низкого уровня на входах АО-А Готовность приемника ц АС-А Запрос приемника и при их поступлении производит передачу информации в регистр-приемник, сопровождая ее выдачей сигнала OUT Запись в регистр-источник . По окончании сигнала OUT микросхема вырабатывает сигнал SC-A Строб приемника , который сбрасывается после снятия сигнала АС-А, Требование прерывания VIRQ по передаче информации возникает при поступлении сигнала REQ Требование и при установленном бите IET Разрешение прерывания по передаче в регистре



Номер вывода

2-4,1

5- 7, 8

9-20, 22, 24,

30, 32

Обозначение

RCO-RC3 RD0, RD1 CSR0, CSR1

ADO-AD12,

AD14, AD15

REQB, REQA

lAKI

IXIT

VIRQ

lAKO

DOUT

RPLY

WTBT

SYNC

Назначение

Выбор режима

Задержка ответа

Регистр состояния (разряды

0,1)

Шина адрес/даиные Общий

Внешнее устройство Вывод старшего байта Чтение регистра-приемника Запись в регистр-источник Вывод младщего байта Требование В, А Чтение выходного persiCTpa Разрешегше прерывания Установка

Требование прерывания Предоставление прерывания Вывод данных Ввод данных Ответ

Запись/байт Обмен + 5 В

состояния передатчика. Назначение выводов КР1801ВП1-033 в режиме контроллера байтового параллельного интерфейса приведено в табл. 3.36.

3.5.4. Микросхема КР1801ВП1-034

МнкросхеАта КР180]ВП1-034 является многофуикциональиым устройством и может выполнять функции: устройства передачи информации, буфергюго регистра данных, устройства выдачи вектора прерывания и компаратора адреса.

Различные режимы работы задаются подачей на управляющие входы RC0. RC1 соответствующего уровня напряжения. Структурная схема КР 180 !ВП 1-034 при работе в режиме устройства передачи информации представлена на рис. 3.32.

Микросхема имеет две входные 8-разрядные шины АО-А7 и Во-В7, по которым входная информация поступает на мультиплексор. В зависимости от управляющих сигналов СА и СВ информация с шины А или В через блок ввода/вывода передается на двунаправленную ишну СО-С7 Передача осуществляется прямым или инверсным кодом в зависимости от значения сигнала СОМ. Сигналом С Синхронизация осуществляется запись информации с шины СО-С7 S буферный регистр. Выдача информации из буферного регистра на



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 [ 70 ] 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165