Космонавтика  Конструирование интегральных микросхем 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 [ 66 ] 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165

Коммутатпр

Преобразователь рро.Ья

Мультичпексор входных данных

Триггер -защ ел на

Мульл/аапеч-

гор TTL-выхода

М1/пыг,иплек-сор

выхода

Выходной фор пироВатель

Выходной фор пироВатель

Ноппутатор

Мультаоленпор входных данных

Триггер-оащ ел на

Мдпьтиппе-

нсор выхода А

Пдльтипле-

ноор выхода В

Выходной Ls формирователь

Выходной форпироВа- тель

Рис. 3.24. Структурная схема Рис. 3.25. Структурная схема KI800 К180СВЛ4 DA7

Таблица 3.30

Номер вывода

Обозначение

На.=шачеш1е

11-15 16

Л1-А5

SYN 85-В1

Шина А двунаправленная Запоминание ииформацин Разрешенпе выхода -5,2 В

Направление передач:;

Синхронизация

Шина В двунаправленная

Общий



3.4.8. ЛАикросхема К1800ВУ1

Микросхема К1800ВУ1 представляет собой схему микропрограы-\[иого управления и предназначена для формирования адреса микропрограммной памяти и управления последовательностью выполне1Н1я микрокоманд в системах, построенных на базе МПК серии К1800, Микросхема осуществляет обработку 4-разрядной информации, имеет возможность наращивания разрядиостп и реализует 16 микpoкoIaнд

NSO-NSS

NA0-HA3

180-183

nsB-ш

f1b5

mo-ns3

RESET

Б/ШН упрадленая ды5ороп нопанВы


Стен

Регистр нопана

Регистр повторения

Схема приращения

Бпон управления састолниеп

Блок форгшрода

HUff

слеВуюцего адреса

Регистр состояний

Регистр адреса

Буфер адреса

АО-АЗ

ST0-SJ3

==4>

Ptic. 3.26. Структурная схема К180ВУ1



Высокая гибкость схемы обеспечивается с помощью пяти независимых 4-разрядных шин, две из которых IB, ФВ - двуиаправлениые, остальные -однонаправленные (NA -входная шина следующего адреса, А - выходтшя шина адреса, ST - виходиая шнна состояния). Структурная схема К1800ВУ1 представ lena на рис. 3.26. Рассмотрим назначение основных узлов.

Блок управления выбором команды в зависи.мости от кода команды подаваемого иа входы NSO-NS3. формирует управляющие сигналы обеспечивающие ее выполнение. Блок формирования стедующе-го адреса в зависимости от выполняемой команды определяет источник информации для следующего адреса, например шины NA, IB, фВ, регистр команд, стек, регистр повторения, и направ.яет его в регистр адреса.

Содержимое рег1!стра адреса через буфер адреса, упрлвляемый сигналом MS5, выдается па выходную шииу адреса АО-.\3.

Регистр повторетшя выполняет несколько функции. Для команд многократного сдвига, умножения и деления регистр повторения является счетчиком, в который число повторений записывается спецп-альной ко.мапдой с шины NA. После исполнения выбранной микрокоманды или подпрограммы содержимое регистра повторения увеличивается иа 1. При достижении заданного числа повторений схема переходит к следующей микрокоманде. Вторая функция репютра повторения- накопительный рсптстр для адреса управляющей памяти при реализации команд передачи управления. В этом случае содержимое регистра адреса, уве.ппеиное на I, поступает в регистр повторения, а после окончания подпрограммы вновь возвращается в регистр адреса. Схема приращения используется для увелттчения иа 1 содержимого регистра адреса или регистра повторститя при выполнении ие;-0т\г1ьгу .тикрокоманд.

Регистр команд предназначен для хранения начального адреса управляющей памяти, поступающего с шшты IB. Код, содержащийся в регистре команд, может быть направлен в регистр адреса, где ои используется для начала новой носледователыюсти микрокоманд или для видоизменения команд существующей последовательности.

Блок управления состоянием содержит логику, управляющую за-помииаиие.м ус.ювий признака в регистре состояний. Запись в регистр состояний может осутцествляться с шин NA и IB. Кроме того, любой разряд регистра состояний .может быть установлен в 1 или О по входу DI. Выходы регистра состояний поступают на выводы STO - ST3 и при необходимости информация с любого его выхода может поступать на шины расширителя EX. Работа блока управления состоянием задается управляющими сигналами MSO-MS3.

Стек, выполненный в виде четырех 4-разрядных регистров, используется для хранения адресов возврата при обращении к подпрограммам и для запо-мпнания состояния внутренних регистров при обработке прерываний. При возвратцении к основной программе ее адрес, хранящийся в самом верхнем регистре стека, направляется в регистр адреса. Для увеличения глубины стека можно нспо.тьзоаать регистр повторения как пятый регистр стека или внешние регистры, подключая их через шины IB и ФВ.

Блок управления шинами осуществляет двусторотптюю связь чеж-ДУ двунаправленными шинами IB i; ФВ и внутренними регистрами микросхемы. Режим рабо1ы шин IB и ФВ (ввод-вывод) и направление передачи информации (регистр повторения, регистр команд, стек)



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 [ 66 ] 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165