ет циклы обмена с ЗУ и по завершении их освобождает канал и снимает сигнал SACK. Назначетгае выводов КР588ВГ1 приведено в табл. 3 17.

3.3.4. Микросхема КР588ИР1

Микросхема КР588ИР1 представляет собо!! 8-разрядиый много-Аункциональный буферный регистр (МБР) и предиазначсна для приема, хранения и выдачи информации в различных микропроцессорных системах, схемах ЗУ, контроллерах внешних устройств. Она обеспечивает контроль четности принимаемой информации или формирует бит четности выдаваемой информации. Структурная схема МБР представлена иа рис. 3.16.

Ввод информации осуществляется с 8-разрядной шины DI (DIO-DI7), вывод -на шину DO (DO0-D07). Различные режимы работы МБР (запись, считывание, хранение, установка в исходное состояние) осуществляются при установке на входе CS Выбор микросхемы сигнала низкого уровня.

Установка МБР в исходное состояние осуществляется прн подаче на вход RESET Установка сигна.та низкого уровня. Запись входной информации с шины DI в регистр осуществляется по отрицательному фронту сигнала, подаваемого иа вход WR Заппсь . При этом появление напряжения низкого уровня иа выводе ENDWR свидетельствует о том, что информация записана в регистр. Считывание информации Hi регистра на шииу DO проттзводится прн подаче на вход RD Считывание напряжения низкого уровня. При этом появление

Влок управления записью

ОТО-ВГ?

Блок vj контроля четности

Ef?R

Регистр

Блок фсрпироба-ния ifuma иетностп

D00-W7

Рис 3.16 Структурная схема KPoSSIIPl

напряжения низкого уровня на выводе ENDRD свидетельствует о том, что считанная информация находится на выходной нтине DO. При наличии на входе RD напряжения высокого уровня выходы DO устанавливаются в состояние Выключено .

Считывание информации из регистра на шину DO может осуществляться с инверсией, когда на входе I.N Инверсия установлен низкий уровень: напряжения, и без инверсии, когда на входе IN - высокий уровень напряжения. Вход/выход Р Бит четности в зав;[ спмостн от уровня сигнала на входе ЕР Формирование/контроль либо прини.мает, либо выдает бит четности. При подаче на вход ЕР низкого уровня напряжения iVlBP производит контроль четности информации, принимаемой по шине DI и входу Р; при подаче на вход ЕР высокого уровня напряжения МБР формирует бит четности для информации, выдаваемой по шине DO, и выдает его на вывод Р. При несоблюдении условия четности информации, принимае.мой по шине DI и входу Р, на выходе ERR Ошибка четности устанавливается низкий уровень напряжения. При этом запись инфор.мации с шипы DI в регистр не производится, и сигнал ENDWR не вырабатывается. Назначенце выводов КР588ИР1 приведено в табл. 3.18.

Таблица 3.18

3.3.5. Микросхема КР588ВА1

Микросхема КР588ВА! представляет собой магистральный приемопередатчик (МПП) п обеспечивает двунаправленную передачу информации по 8-разрядной шипе с инверсией пли без инверсии.

Микросхема может осуществлять контроль на четность принимаемой информации или формировать бит четности для выдаваемой информации. Структурная схема МПП представлена иа рис. 3.17. Шины АО-А7 и ВО-В7 - 8-разрядные двунаиравленные, имею-Щ1:е иа выходе состояние Выключено . Для работы микросхемы необходимо на вход CS Выбор микросхемы подать напряжение

АО-а;

Блок форщооваом/ контроля четности

Блок усилителей шины /1

Блок

усилителей

низкого уровня. Направление передачи информации определяется сигналами на входа.х С1 и С2 в соотвег-ствии с табл. 3.19. Вид передачи (прямая или инверсная) задается сигналом на входе IN РЬчвечсия . Прн подаче на вход Ш высокого уровня напряжения передача информации осуществляется без инверсии, низкого- с инверсией.

Появление на выходе DONE Выпотиено напряжения низкого уровня означает, что на выходе приемопередатчика появилась ии-формация. Выводы РА и РВ - двунаправленные п служат для приема или выдачи бита четности. Функция выводов РА и РВ задается управляющими сигналами ЕРА н ЕРВ в соответствии с табл. 3.20.

Появление в режиме контроля четности иа выходе ERR Ошибка четности напряжения низкого уровня свидетельствует о том, что условие четносп: чт,ч прн.иятой иьформации и бита четности не выполнено Назначение выводов КР588В.А1 приведено в табл. 3.21.

Рис. 3 17. Стр\ктурная схема KP58SBA!

Таблица 319

3.3.6. Микросхема КР588БГ2

Микросхема КР588ВГ2 представляет собой контроллер запоминающего устройства (КЗУ) и предназначена для управления модулями о;1еративных запоминающих устройств. (ОЗУ) и организации обмена информацией между ОЗУ и внешними устройствами в соответствии с ГОСТ 26.765 51-&6. Структурная схема контроллера ЗУ представлена на рис. 3.18

При использовании КЗУ в составе конкретного модуля ОЗУ его адрес задается предвар;гтельно подключетшем выводов А13 - А15 к шинам Ucc и GND. Контроллер ЗУ разрешает выполнение операций в данном модуле ОЗУ только при условии совпадения кода старших разрядов на входах AD13 -AD15 Шина адрес/данные с ко-