Космонавтика  Конструирование интегральных микросхем 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 [ 49 ] 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165

Шинные формирователи КР580ВА86 и КР580ВА87**

Число формирователей........ 8

Время передачи пиформации от входа до выхода, не;

КР580В/\86........... <30

КР580В.А.87........... 22

Потребляемая мощность, мВт:

КР580ВА86........... <800

КР580ВА87........... <750

* Для микросхем КР580ИР83 выходы с инверснс!!, ** Для микросхем КР580ВА87 выходы с инверсией.

Микросхемы серии КР580 выполнены в прямоугольных пластмассовых корпусах типа: 2123.40-2 - КР580В.М80А, КР580ВВ55А, КР580ВТ57, КР580ВГ75, КР580ВВ79; 2121.28-5 - КР580ВВ51А, КР580ВН59; 2120.24-3 - КР580ВИ53; 2140.20-1 - 1<Р,580ИР82, КР580ИР83, КР580В,А86, КР580ВА87; 238.16-2 - КР580ГФ24; 2121.28-4 -КР580ВК28, КР580ВК38.

Для рабогы микросхемы КР580В.М80А требуются три источника напряжения питания: +12 В±5 7о;- +5 В±5 %; -5 В±5 7о; для микросхемы КР580ГФ24 - два: +5В±5</о; -fl2B±5%; для всех остальных .микросхем серии КР580 - один источник-f 5 В±5 %.

3.2.1. Микросхема КР580ВМ80А

Микросхема КР580ВМ80А представляет собой 8-разрядное центральное процессорное устройство (ЦПУ) параллельной обработки данных. Устройство не обладает возможностью аппаратного наращивания разрядности обрабатываемых данных, но позволяет осуществлять это программным способом. Структурная схема КР580ВМ80А представлена иа рис. 3.1. Рассмотрим назначение основных узлов и принцип их взаимодействия.

Арифметическо-логическое устройство (.АЛУ) обеспечивает выполнение арифметических, логических операций и операций сдвига над двоичными данными, представленными в дополнительном коде, или над двоично-десятичными данны.чи. Устройство содержит схему десятичной коррекции, позволяющую производи гь операции десятичной арифметики По результатам операций в АЛУ формируется ряд признаков, которые записываются в регистр условий. Признак переноса С устанавливается в единицу, если в результате выполнения команды появляется перенос из старщего разряда. Дополнительный признак переноса С1 устанавливается в единицу прн возникновеини переноса из третьего разряда. Используется в командах десятичной ариф.метики. Признак четности Р устанавливается в единицу, если число единиц в разрядах результата четное. Признак нуля Z устанавливается в единицу, если результат равен пулю. Признак знака S указывает знак числа и равен еднинцс, ест число отрицательное, или нулю, если число положительное.

Блок регистров производит прием, хранение и выдачу различной информации, участвующей в процессе выполнения программы, и содержит счетчик команд, указатель стека, регистры общего назначения, регистры временного хранения и регистр адреса. Шестнад-



В0-В7

Вурер дамны)!. - -

Внутренняя магистралв

Регистр усповий.

C\C1\P\Z\S

Аккумулятор -1

Ариф/iemui/e-ско-логичест устройство

т~~г

Схет дссчтичпой коррекции

Устройств!, управоения

Регистр команд

\Блок регистров

Проераппируетя логическая матрица

Схема управления узлапи

Схе па синхро.чизации и управления состояниями центрального процессорного устройства

Регистры времен ного хранения

Регистры ооще-го назначения

Указатель стека

Счетчик команд

Регистр адреса

Бугрер адреса

О А0-А15

Рнс 3,! Структурная схема КР580ВЛ80А

цатиразрядный счетчик команд хранит текущий адрес команды. Содержимое счетчи.ка команд антоматически увеличивается после выборки каждого байга команды. Шестнадцатиразрядный указатель стека содержит начальный адрес памяти, используемый для хранения и восстановления содержи.мого программно-доступных регистров ЦПУ. Содержимое указателя стека уменьшается, когда данные загружаются в стек, и увелнчир.аотся, когда данные выбираются из стека. Восьмиразрядные регистры обитего наз1!ачсния В, С, D, Е, Н, L могут применяться как накопители (обрабатываемые данные находятся в самом регистре) и указатели (16-разрядный адрес операнда определяется содержимым пары регистров). Регистры временного хранения \V, Z используются для приема и временного запоминания второго и третьего байтов тюмаид переходов, передаваемых с енутреиисн магистрали ЦПУ в счетчик команд. Эти регистры являются программно-иедоступными. Шестнадцатиразрядный регистр адреса принимает и хранит в течение одиого машинного цикла адрес команды тгли операнда и выдает его через буфер адреса на однонаправленную выходную магистраль АО-А15. Буфер адреса выполнен в виде выходных формирователей, имеющих на выходе состояние Выключено (третье состояине).



Схема синхронизации и управления состояниями ЦПУ формирует машинные такты и циклы, которые координируют выполнение всех команд, и вырабатывает сигнал SYNC сСинх ионизация , определяющий начало каждого машинного цикла. Для исполнения команды требуется от одного до пяти машинных циклов. Каждый цикл может состоять из 3-5 тактов (Tl-Т5), длительность каждого из них соответствует периоду следования тактовых импульсов Ф!, Ф2. Цетральное процессорное усгройство может находиться в трех состояниях (ожидание, захват и останов), продолжительность которых составляет целое число тактов и зависит от внешних управляющих сигнатов.

Устройство управления формирует ко.мплекс управляющих сигналов, организующих выполнение поступившей в ЦПУ команды, и состоит из регистра ко.манд, программируемой логической матрицы (ПЛМ) и схемы управления узлами. Восьмиразрядный регистр команд осуществляет прием и хранение команды, поступающей по магистрали данных. Программируемая логическая матрица дешифрирует код операции команды и формирует микрооперации в соответствии с микропрограммой выполнения команды. Схема управления узлами вырабатывает для различных узлов ЦПУ необходимые управляющие сш-налы. Восьмиразрядный буфер данных обеспечивает ввод команд и данных в ЦПУ, вывод данных и состояния ЦПУ через формирователи, имеющие на выходе состояние Выключено .

Назначение выводов КР580ВМ80.-\ приведено в табл. 3 2.

Таблица 32

Номгр вывода

ОСозиачсипе

Нтзначепие

25-27, 29-35,

АО-.-\15

Шина адреса

1, 40, 37-39,

10, 9, 8, 7,

D0-D7

Шипа данных

Общий

-5 В

RESET

Установка

HOLD

Захват шин

Прерывание

15, 22

Ф2. Ф1

Фаза

I NT Л

Разрешение прерывания

DBIN

Прием

Запись (выдача)

SYXC

Синхронизация

Ucc2

-fS В

HLDA

Подтверждение захвата

READY

Готовность

WAIT

Ожидание

Ucc3

-f 12 В



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 [ 49 ] 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165